

1. Otimização de Algoritmos e Seleção de *Features* (Abordagem em Software)

Trabalhos dessa linha buscam melhorar a detecção de intrusão manipulando os conjuntos de dados (datasets) e otimizando a matemática dos algoritmos de IA.

Artigo Base: <https://www.mdpi.com/2076-3417/14/16/6995>

- **Protocolos Estudados:** Foco pesado no TCP, além de ICMP, DNS e protocolos da camada de aplicação (L7) em ambientes IoT/IIoT.
- **Features Utilizadas:** Eles categorizam as *features* em grupos. Analisam **Parâmetros TCP** (tamanho da janela e somatório cumulativo de flags, fundamentais para achar ataques *SYN Flood*), **Volume de Dados** (tamanho dos fluxos de bytes) e **Informações do Protocolo** (ex: códigos de erro ICMP). Curiosamente, eles descartam endereços IP e MAC (*Addressing Data*) para evitar que a rede neural fique "viciada" nos IPs do laboratório de testes.
- **Como fazem a análise:** Eles utilizam uma abordagem de "Agregação de Rank". Basicamente, colocam vários algoritmos pesados (Random Forest, SVM, AdaBoost) para votar em quais são as características mais importantes do tráfego de rede.
- **Como executam:** Eles provaram que, em vez de analisar dezenas de *features*, é possível extrair apenas as **8 melhores características** e inseri-las em uma simples Árvore de Decisão (*Decision Tree*). Isso garante uma classificação em software super rápida (tempo real) sem perder a precisão, rodando em CPUs convencionais usando bases de dados de tráfego já pré-processadas.
- **Conexão com FPGAs:** Trabalhos focados na redução drástica de *features* (de dezenas para apenas 8) e na simplificação de classificadores (como Árvores de Decisão) citam o hardware porque esses modelos enxutos são ideais para a síntese em FPGAs. A implementação algorítmica simplificada permite que as regras de decisão sejam mapeadas diretamente em portas lógicas (LUTs) do FPGA, garantindo altíssimo desempenho de rede (*wire-speed*) que um software convencional jamais alcançaria em fluxos massivos.

Artigo Base:

https://tede.unioeste.br/bitstream/tede/3534/5/Cristiano_Antonio_de_Souza_2018.pdf

- **Protocolos Estudados:** TCP, UDP e ICMP.
- **Features Utilizadas:** O trabalho consome o *dataset* público NSL-KDD (<https://www.unb.ca/cic/datasets/nsl.html>) que possui 41 atributos clássicos. Ele avalia características de conexões básicas (duração, bytes de origem/destino), características de conteúdo (falhas de login) e características de tráfego (taxa de erros SYN ou rejeições de conexão em uma janela de tempo de 2 segundos).

- **Como fazem a análise:** A pesquisa segue as etapas formais de *Knowledge Discovery in Databases* (KDD) para limpar os dados. A análise de predição é feita unindo duas técnicas: Redes Neurais Artificiais (RNA) e *K-Nearest Neighbors* (KNN).
- **Como executam:** A execução ocorre em software. O algoritmo híbrido processa arquivos contendo fluxos de rede capturados anteriormente e classifica as amostras. O foco foi provar que o método combinado aumenta a precisão e reduz o tempo de treinamento matemático em relação a usar a rede neural sozinha.
- **Conexão com FPGAs:** Pesquisas baseadas em Redes Neurais Artificiais (RNAs) justificam o uso de FPGAs devido ao altíssimo grau de paralelismo inerente a esses algoritmos. No software convencional, as múltiplas camadas de neurônios geram operações pesadas e sequenciais. Transportar essa arquitetura para o FPGA justifica a criação de uma Unidade de Processamento Neural (NPU) em lógica programável, capaz de realizar inferências simultâneas e acelerar matematicamente a detecção sem depender da CPU principal.

2. Aceleração Física e Borda (Abordagem em Hardware)

Trabalhos da linha de hardware nasceram porque as soluções de software, mesmo otimizadas, não conseguem ler pacotes na velocidade do cabo (Gigabit) durante um ataque DDoS massivo, pois esbarram no processamento do sistema operacional.

Artigo Base: https://users.eecs.northwestern.edu/~ada829/pubs/das_tifs08.pdf

- **Arquitetura Proposta:** O artigo é um marco na transferência de algoritmos matemáticos para o silício. Os autores propõem uma arquitetura dividida em duas frentes físicas: um Módulo de Extração de Características (FEM - *Feature Extraction Module*) e um módulo de Análise de Componentes Principais (PCA) instanciados integralmente em hardware reconfigurável.
- **Protocolos e Features:** A arquitetura foca na análise de TCP/IP, operando sobre fluxos contínuos de pacotes de rede (*live packet streams*). O módulo FEM resume dinamicamente as informações estruturais do comportamento da rede em tempo real, sem necessidade de armazenar os pacotes inteiros.
- **Como fazem a análise:** A análise abandona as regras rígidas de assinatura e utiliza a modelagem estatística PCA descrita em hardware para detectar anomalias (*outliers*). Qualquer desvio do modelo de rede normalizado dispara um alerta.
- **Como executam:** Graças ao pipeline e ao paralelismo em nível de bit, o sistema atinge vazões (throughput) operacionais entre 21 e 23 Gbps. A execução é feita mapeando o modelo diretamente nas matrizes lógicas do FPGA, reduzindo as taxas de alarmes falsos para cerca de 1.95%.

Artigo Base: <https://ijarst.in/public/uploads/paper/814521671383829.pdf>

- **Arquitetura Proposta:** O trabalho foca na camada de pré-processamento. A arquitetura é estritamente um extrator veloz desenhado para contornar a sobrecarga das CPUs.
- **Protocolos e Features:** Concentra-se nos dados brutos das camadas de enlace e rede. As características extraídas englobam a capacidade e a métrica de ação dos pacotes de sistema, servindo como uma base primária para qualquer detecção de intrusão subsequente.
- **Como fazem a análise:** A arquitetura utiliza blocos lógicos síncronos dedicados para fatiar (*parsing*) o cabeçalho dos pacotes no exato momento em que atravessam as interfaces de rede, separando metadados úteis do payload irrelevante.
- **Como executam:** O FPGA atua de forma auxiliar. Ele limpa e estrutura os dados e os repassa de maneira cadenciada para que um sistema secundário realize a classificação.

Artigo Base: <https://lirias.kuleuven.be/retrieve/650693>

- **Arquitetura Proposta:** Foca fortemente no paradigma de *Edge Computing* (Computação de Borda). A infraestrutura não centraliza o processamento em grandes servidores, mas leva a tomada de decisão para os dispositivos de borda, como roteadores ou gateways físicos locais.
- **Protocolos e Features:** Analisa tráfego em redes críticas e ambientes inteligentes (IoT/Smart Environments), onde a latência rigorosa é fundamental.
- **Como fazem a análise:** A avaliação é focada em métricas de *trade-off*: eles medem o consumo de memória, uso do processador e exatidão matemática para definir qual modelo de aprendizado de máquina tem o menor custo operacional em dispositivos com recursos restritos.
- **Como executam:** Executam algoritmos de detecção de anomalias que não requerem retreinamento massivo, paralelizando as ações de filtragem o mais próximo possível da origem do tráfego malicioso.

O Diferencial :

Na maioria dos trabalhos, a IA roda em software e o FPGA apenas acelera a coleta dos dados. O objetivo, desenvolvendo um gateway embarcado que atue diretamente como firewall para ataques de negação de serviço.